檢索結果:共1筆資料 檢索策略: "張勝良".ccommittee (精準) and ckeyword.raw="三角積分器"
個人化服務 :
排序:
每頁筆數:
已勾選0筆資料
1
這篇論文提出一個利用Verilog 和 FPGA 實現了Delta-Sigma Modulator 所架構出的 MASH 1-1-1 的數位電路。此數位電路是專門提供給 PLL 使用的。所搭配的 是…